本文明确提出了一种多功能存储器芯片的测试系统硬件设计与构建，对各种数据位长的多种存储器芯片（SRAM、MRAM、NORFALSH、NANDFLASH、EEPROM等）展开了详尽的结口电路设计（如何挂架到NIOSII的总线上），最后解决问题了有所不同数据位长的多种存储器的同平台测试解决方案，并详尽地设计了各结口的硬件构建方法。章节随着电子技术的飞速发展，存储器类芯片的品种更加多，其操作者方式几乎不一样，因此要测试其中一类存储器类芯片就不会有一种专用的存储器芯片测试仪。本文设计的多种存储器芯片测试系统是需要对SRAM、NandFLASH、NorFLASH、MRAM、EEPROM等多种存储器芯片展开功能测试，而且每一类又可相容8位、16位、32位、40位等有所不同宽度的数据总线，如果针对每一种产品都分开设计一个测试平台，其测试操作者的复杂程度是可想而知的。为超过修改测试步骤、增大测试的复杂度、提升测试效率、减少测试成本，兹设计一种多功能的存储器类芯片测试系统，构建在同一平台下已完成所有上述存储器芯片的方便快捷地测试。

设计原理此设计方案根据上述各种存储器独自一人的读取时序采访特性，通过FPGA的灵活性编程特性，必要地调整NIOSII的外部总线时序，最后构建基于NIOSII的外部总线采访各种存储器读取时序的准确操作者。如图2-1。通过FPGA自定义一个可以挂架所有存储器芯片的总线模块-ABUS，如表格1。

而且在同一个模块上需要自动识别各种终端的被测试存储器芯片，它们通过类别输出信号（CLAS）来区分,每一种存储器芯片对应一种独有的操作者时序。下面是几种存储器芯片的模块相连方式及信号叙述。其它的存储器芯片都可以用类似于的永久磁铁挂架到ABUS总线上，最后已完成测试。

图2?1NIOSII的总线挂架各类存储器芯片相连示意图表格1：ABUS模块信号解释表格40位NANDFLASH相连设计如图2-2右图，40位NANDFLASH与NIOSII通过ABUS(FPGA)桥接,把外部总线的时序几乎转换成NANDFLASH的操作者时序。40位NANDFLASH芯片品由五个独立国家的8位NANDFLASH芯片拼凑包含。

5个8位器件的外部IO口拼凑成40位的外部IO口，而各自的控制线（NCLE，NALE，NRE，NWE）相连在一起包含一组控制线（NCLE，NALE，NRE，NWE），片中选互相独立国家引向成NCS0-NCS9,整天信号独立国家引向为R/B0-R/B9。如表格2，概述了40位NANDFLASH与ABUS的相连关系。

图2?2ABUS与40位NANDFLASH模块图表2，40位NANDFLASH模块相连表格40位SRAM与NIOSII相连40位SRM模块与NIOSII通过ABUS相连，构建准确的时序读写操作。测试时，一次只测试8位，分5次已完成所有空间的测试。如图2-4。

表格4是详尽的信号相连解释。图2?4ABUS与40位SRAM相连表格4，40位SRAM模块相连表格8位SRAM与NIOSII相连8位SRM模块与NIOSII通过ABUS（FPGA）相连，构建准确的时序读写操作。

如图2-5。表格5是信号相连解释。图2?5ABUS与8位SRAM相连8位SRAM与NIOSII相连8位SRM模块与NIOSII通过ABUS（FPGA）相连，构建准确的时序读写操作。如图2-5。

表格5是信号相连解释。

本文来源：ayx·爱游戏(中国)官方网站-www.mucai123.com